(19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-353794

(P2002-353794A)

(43)公開日 平成14年12月6日(2002.12.6)

(51) Int.Cl. <sup>7</sup>		識別記号		FI		Ť	テーマコード( <del>参考</del> )	
H03K	17/08			H0	3 K 17/08		С	2G035
G01R	19/165			G 0	1 R 19/165		L	5 G 0 0 4
H 0 2 H	3/08			H 0	2 H 3/08		T	5 G O 5 3
	3/087				3/087			5 J O 5 5
	7/00				7/00		В	
			審查請求	未請求	請求項の数10	OL	(全 14 頁)	最終頁に続く

(21)出願番号

特願2001-157750(P2001-157750)

(22)出願日

平成13年5月25日(2001.5.25)

(71)出願人 000006895

矢崎総業株式会社

東京都港区三田1丁目4番28号

(72)発明者 大島 俊藏

静岡県湖西市鷲津2464-48 矢崎部品株式

会社内

(74)代理人 100083806

弁理士 三好 秀和 (外8名)


最終頁に続く

# (54) 【発明の名称】 半導体素子の過電流検出・保護装置

## (57)【要約】

【課題】 小型化、低コスト化を図ることのできる過電 流検出装置を提供することが課題である。

【解決手段】 パワートランジスタT11に電流が流れることにより発生する電圧降下量を増幅して第1の電圧V15を生成し、パワートランジスタT11の電源側の接続端子の電圧を分圧して、第2の電圧V14を生成する。そして、第1の電圧が第2の電圧を上回ったことが検出された際に、過電流が発生したことを検知する。この際、第2の電圧V14は、配線インダクタンス、及びパワートランジスタT11のオン抵抗Rのに起因し、過電流発生時には電圧値が低くなるように変化するので、デッドショート発生時には、即時に回路を遮断し、パワートランジスタT11、及び該パワートランジスタT11と電源とを接続する配線を保護することができる。



,1

#### 【特許請求の範囲】

【請求項1】 第1の主電極と第2の主電極を有する半導体素子(T11)を、電源と負荷との間に設置し、前記第1の主電極を前記電源側に接続し、前記第2の主電極を負荷側に接続し、更に、前記負荷の前記半導体素子とは反対側となる端子を接地電位側に接続した回路の、前記半導体素子に流れる過電流を防止する過電流検出・保護装置において、

前記半導体素子(T11)の第1の主電極と第2の主電 極間に電流が流れることにより発生する電圧降下量を増 10 幅して第1の電圧(V15)を生成し、

前記半導体素子(T11)の第2の主電極と接地電位レベル間の電圧を分圧して第2の電圧(V14)を生成

前記第1の電圧と第2の電圧を比較し、前記第1の電圧 (V15)が、前記第2の電圧(V14)を越えたとき に、前記半導体素子(T11)に流れる電流が過電流で あると判定し、該半導体素子(T11)を遮断すること を特徴とする半導体素子の過電流検出・保護装置。

【請求項2】 第1の主電極と第2の主電極を有する半導体素子(T11)を、電源と負荷との間に設置し、前記第1の主電極を前記電源側に接続し、前記第2の主電極を負荷側に接続し、更に、前記負荷の前記半導体素子とは反対側となる端子を接地電位側に接続した回路の、前記半導体素子に流れる過電流を防止する過電流検出・保護装置において、

前記半導体素子の第1の主電極と第2の主電極間に電流 が流れることにより発生する電圧降下量を増幅して第1 の電圧(V15)を生成し、

前記第1の半導体素子(T11)を流れる電流がその電流経路上に存在する配線抵抗、及び配線インダクタンスにより発生させる電圧降下を第3の電圧とし、

電源電圧から第3の電圧を差し引いた電圧を分圧して生成した電圧を第2の電圧とするとき、第1の電圧が第2の電圧を上回ると過電流と判定し、前記半導体素子(T11)を遮断することを特徴とする半導体素子の過電流検出・保護装置。

【請求項3】 第1の抵抗(R23)と、第2の抵抗(R25)と、第1のスイッチング手段(T12)と、第1の比較器(CMP11)と、を有する電圧増幅手段 40を具備し、

該電圧増幅手段は、前記第1の抵抗(R23)の一端を前記第1の半導体素子(T11)の第1の主電極に接続し、他端を第1のスイッチング手段(T12)の第1の主電極に接続し、前記第1のスイッチング手段(T12)の第2の主電極に第2の抵抗(R25)の一端を接続し、第2の抵抗(R25)の他端を接地電位レベルに接続し、

前記第1の比較器 (CMP11) のプラス入力端子に、 オード (D11) のアノードを接続し、第1のダイオー 第1のスイッチング手段 (T12) の第1の主電極側を 50 ド (D11) のカソードに第5の抵抗 (R22) の一端

接続し、マイナス入力端子に前記半導体素子(T11) の第2の主電極側を接続し、

前記第1の比較器(CMP11)の出力は第1のスイッチング手段(T12)の制御端子に接続した構成とし、前記第1の抵抗(R23)に発生する電圧降下が、前記半導体素子(T11)の第1の主電極と第2の主電極間に発生する電圧降下と等しくなるように、前記第1のスイッチング手段(T12)に流れる電流を制御し、

前記第2の抵抗(R25)に発生する電圧降下分を、前記第1の電圧(V15)とすることを特徴とする請求項1または請求項2のいずれかに記載の半導体素子の過電流検出・保護装置。

【請求項4】 前記電圧増幅手段は、更に、第3の抵抗(R26)と、第2のスイッチング手段(T13)との直列接続回路を具備し、該直列接続回路を前記第2の抵抗(R25)に対して並列に配置し、前記第2のスイッチング手段(T13)がオン状態のときの、前記半導体素子(T11)に発生する電圧降下量に対する第1の電圧(V15)の増幅率を、第1の増幅率、オフ状態のときの増幅率を、前記第1の増幅率よりも大きい第2の増幅率とすることを特徴とする請求項3に記載の半導体素子の過電流検出・保護装置。

【請求項5】 前記第1の電圧(V15)及び前記第2の電圧(V14)を比較する第2の比較器(CMP12)を具備し、

当該第2の比較器(CMP12)のブラス入力端子に前記第2の電圧(V14)を入力し、マイナス入力端子に前記第1の電圧(V15)を入力し、

前記第2の比較器(CMP12)の出力がレレベルになると前記半導体素子(T11)を遮断するようにし、前記半導体素子(T11)が遮断されて、該半導体素子(T11)の第2の主電極の電圧が低下したときに、前記第2の比較器(CMP12)のプラス入力端子の電圧を一定電圧以上に保持し、

前記半導体素子(T11)の第2の主電極の電圧が、該 半導体素子のオフにより接地電位レベル近傍まで低下す ることを利用して前記第2の比較器(CMP12)のマ イナス入力端子電圧がプラス入力端子電圧より低下する ように設定し、

前記半導体素子(T11)の第2の主電極の電圧が所定値以下に低下したとき、前記第2の比較器(CMP12)の出力を強制的にHレベルにすることを特徴とする請求項1~請求項4のいずれか1項に記載の半導体素子の過電流検出・保護装置。

【請求項6】 前記第2の比較器(CMP12)のプラス入力端子電圧を一定値以上に保持するために、前記半導体素子の第2の主電極に第4の抵抗(R24)の一端を接続し、該第4の抵抗(R24)の他端に第1のダイオード(D11)のアノードを接続し、第1のダイオード(D11)のカソードに第5の抵抗(R22)の一端

を接続し、第5の抵抗(R22)の他端を接地電位レベルに接続し、第6の抵抗(R21)の一端を半導体素子(T11)の第1の主電極に接続し、他端を第1のダイオード(D11)のカソードと第5の抵抗(R22)の結合点を第2の比較器(CMP12)のプラス入力端子に接続したことを特徴とする請求項5に記載の半導体素子の過電流検出・保護装置。

3

【請求項7】 前記半導体素子(T11)の第2の主電 極が所定値以下に低下したとき、第2の比較器(CMP 12)の出力を強制的にHレベルにするために、

前記第1の比較器(CMP11)のプラス入力端子と前記第1のスイッチング手段の第1の主電極側との間に第7の抵抗(R27)を挿入し、前記第1の比較器(CMP11)のプラス入力端子と前記半導体素子(T11)の第2の主電極側との間に第2のダイオード(D13)を第1の比較器(CMP11)のプラス入力端子側がアノードとなるようにして接続し、

前記第1の比較器(CMP11)のマイナス入力端子と前記半導体素子(T11)の第2の主電極側との間に第 20 8の抵抗(R28)を挿入し、前記第1の比較器(CMP11)のマイナス入力端子と前記第2の比較器(CMP12)のプラス入力端子との間に第3のダイオード(D12)を第2の比較器(CMP12)のプラス入力端子側がアノードとなるように接続したことを特徴とする請求項5または請求項6のいずれかに記載の半導体素子の過電流検出・保護装置。

【請求項8】 前記半導体素子(T11)を起動したとき、

起動後の所定時間(τ1)だけ、前記第2のスイッチング手段(T13)をオンとして前記第1の増幅率で前記第1の電圧(V15)を発生させ、

前記負荷に正常な過渡電流が流れた場合においても、前記第1の電圧(V15)が前記第2の電圧(V14)を超えないようにすることを特徴とする請求項1~請求項7のいずれか1項に記載の半導体素子の過電流検出・保護装置。

【請求項9】 前記第1の電圧が第1の増幅率に設定されているときに、前記半導体素子(T11)に過電流が流れて前記第1の電圧が前記第2の電圧を超えた場合には、即時に前記半導体素子(T11)を遮断し、そのまま遮断状態を保持することを特徴とする請求項8に記載の半導体素子の過電流検出・保護装置。

【請求項10】 前記第1の電圧(V15)が第1の増幅率に設定されているときに、所定の時間( $\tau1$ )経過すると、前記第2のスイッチング手段(T13)がオフして第2の増幅率に変化し、この状態で第1の電圧(V15)が第2の電圧(V14)を上回ると再度、前記第2のスイッチング手段(T13)をオンさせて所定の時間( $\tau1$ )、第1の増幅率の状態に戻し、

この増幅率変更の操作を所定の回数(N1回)繰り返した後に、なお第1の電圧(V15)が第2の電圧(V14)を上回っている場合には、前記半導体素子(T1

1)を遮断状態に保持することを特徴とする請求項8に 記載の半導体索子の過電流検出・保護装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、負荷に電源電圧を 供給する際に、該負荷と電源との間に介置される半導体 スイッチ及び配線に流れる過電流の発生を検出する過電 流検出装置に関する。

[0002]

【従来の技術】例えば、車両に搭載される各種ランプ、モータ等の負荷は、バッテリより供給される直流電圧が印加されて動作する。このような各負荷は、回路の故障や動作不良等に起因して過電流が流れる場合がある。過電流が流れた場合には、半導体スイッチが過熱され、且つ、負荷と電源とを連結するハーネスが加熱され、焼損するというトラブルが発生する。

【0003】そこで、過電流が発生した際に、いち早く これを検知し、回路を遮断する過電流検出回路が種々提 案されている。過電流検出回路の従来例として、例え ば、負荷と電源との間を連結する電線にシャント抵抗を 介置し、該シャント抵抗の両端に発生する電圧を検出 し、検出された電圧値が所定値を越えたときに回路を遮 断する方法が知られている。

【0004】即ち、負荷に過電流が流れた場合には、シャント抵抗の両端に発生する電圧値が上昇するので、該電圧値を検出し、所定レベルを超えた際に、例えば負荷と電源とを接続するリレーの自己保持回路を遮断することにより、負荷に流れる過電流を防止することができる。

[0005]

【発明が解決しようとする課題】しかしながら、とのような従来における過電流検出回路では、シャント抵抗の両端に発生する電圧値を検出する回路が必要であり、回路規模が大きくなる。従って、広い設置スペースが必要となり、且つ、コストアップにつながるという欠点がある。また、シャント抵抗に電流が流れると、シャント抵抗の発熱によるエネルギー損出が発生するという問題があった。

【0006】この発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、回路規模が小さく、且つ、低コストで構成することが可能な過電流検出装置を提供することにある。

[0007]

【課題を解決するための手段】上記目的を達成するため、本願請求項1に記載の発明は、第1の主電極と第2の主電極を有する半導体素子(T11)を、電源と負荷50 との間に設置し、前記第1の主電極を前記電源側に接続

し、前記第2の主電極を負荷側に接続し、更に、前記負荷の前記半導体素子とは反対側となる端子を接地電位側に接続した回路の、前記半導体素子に流れる過電流を防止する過電流検出・保護装置において、前記半導体素子(T11)の第1の主電極と第2の主電極間に電流が流れるととにより発生する電圧降下量を増幅して第1の電圧(V15)を生成し、前記半導体素子(T11)の第2の主電極と接地電位レベル間の電圧を分圧して第2の電圧(V14)を生成し、前記第1の電圧と第2の電圧を比較し、前記第1の電圧(V15)が、前記第2の電圧を比較し、前記第1の電圧(V15)が、前記第2の電圧(V14)を越えたときに、前記半導体素子(T11)に流れる電流が過電流であると判定し、該半導体素子(T11)を遮断することが特徴である。

【0008】請求項2に記載の発明は、第1の主電極と 第2の主電極を有する半導体素子(T11)を、電源と 負荷との間に設置し、前記第1の主電極を前記電源側に 接続し、前記第2の主電極を負荷側に接続し、更に、前 記負荷の前記半導体素子とは反対側となる端子を接地電 位側に接続した回路の、前記半導体素子に流れる過電流 を防止する過電流検出・保護装置において、前記半導体 素子の第1の主電極と第2の主電極間に電流が流れると とにより発生する電圧降下量を増幅して第1の電圧(V 15)を生成し、前記第1の半導体素子(T11)を流 れる電流がその電流経路上に存在する配線抵抗、及び配 線インダクタンスにより発生させる電圧降下を第3の電 圧とし、電源電圧から第3の電圧を差し引いた電圧を分 圧して生成した電圧を第2の電圧とするとき、第1の電 圧が第2の電圧を上回ると過電流と判定し、前記半導体 素子(T11)を遮断することを特徴とする。

【0009】請求項3に記載の発明は、第1の抵抗(R 23) と、第2の抵抗(R25)と、第1のスイッチン グ手段(T12)と、第1の比較器(CMP11)と、 を有する電圧増幅手段を具備し、該電圧増幅手段は、前 記第1の抵抗(R23)の一端を前記第1の半導体素子 (T11)の第1の主電極に接続し、他端を第1のスイ ッチング手段(T12)の第1の主電極に接続し、前記 第1のスイッチング手段(T12)の第2の主電極に第 2の抵抗(R25)の一端を接続し、第2の抵抗(R2 5) の他端を接地電位レベルに接続し、前記第1の比較 器(CMP11)のプラス入力端子に、第1のスイッチ ング手段(T12)の第1の主電極側を接続し、マイナ ス入力端子に前記半導体素子(T11)の第2の主電極 側を接続し、前記第1の比較器 (CMP11)の出力は 第1のスイッチング手段(T12)の制御端子に接続し た構成とし、前記第1の抵抗(R23)に発生する電圧 降下が、前記半導体素子(T11)の第1の主電極と第 2の主電極間に発生する電圧降下と等しくなるように、 前記第1のスイッチング手段(T12)に流れる電流を 制御し、前記第2の抵抗(R25)に発生する電圧降下 分を、前記第1の電圧(V15)とすることを特徴とす

る。 【0010】請求項4に記載の発明は、前記電圧増幅手 段は、更に、第3の抵抗(R26)と、第2のスイッチ ング手段(T13)との直列接続回路を具備し、該直列 接続回路を前記第2の抵抗(R25)に対して並列に配 置し、前記第2のスイッチング手段(T13)がオン状 態のときの、前記半導体素子(T11)に発生する電圧 降下量に対する第1の電圧 (V15)の増幅率を、第1 の増幅率、オフ状態のときの増幅率を、前記第1の増幅 率よりも大きい第2の増幅率とすることを特徴とする。 【0011】請求項5に記載の発明は、前記第1の電圧 (V15)及び前記第2の電圧(V14)を比較する第 2の比較器 (CMP12) を具備し、当該第2の比較器 (CMP12)のプラス入力端子に前記第2の電圧(V 14)を入力し、マイナス入力端子に前記第1の電圧 (V15)を入力し、前記第2の比較器 (CMP12) の出力がLレベルになると前記半導体素子(T11)を 遮断するようにし、前記半導体素子(T11)が遮断さ れて、該半導体素子(T11)の第2の主電極の電圧が 20 低下したときに、前記第2の比較器(CMP12)のプ ラス入力端子の電圧を一定電圧以上に保持し、前記半導 体索子(T11)の第2の主電極の電圧が、該半導体素 子のオフにより接地電位レベル近傍まで低下することを 利用して前記第2の比較器 (СMP12)のマイナス入

力端子電圧がプラス入力端子電圧より低下するように設

定し、前記半導体素子(T11)の第2の主電極の電圧

が所定値以下に低下したとき、前記第2の比較器(CM

P12)の出力を強制的にHレベルにすることを特徴と

する。 【0012】請求項6に記載の発明は、前記第2の比較 器(CMP12)のプラス入力端子電圧を一定値以上に 保持するために、前記半導体素子の第2の主電極に第4 の抵抗(R24)の一端を接続し、該第4の抵抗(R2 4)の他端に第1のダイオード(D11)のアノードを 接続し、第1のダイオード(D11)のカソードに第5 の抵抗(R22)の一端を接続し、第5の抵抗(R2 2) の他端を接地電位レベルに接続し、第6の抵抗(R 21)の一端を半導体素子(T11)の第1の主電極に 接続し、他端を第1のダイオード(D11)のカソード に接続し、第1のダイオード(D11)のカソードと第 5の抵抗(R22)の結合点を第2の比較器(CMP1 2) のプラス入力端子に接続したことを特徴とする。 【0013】請求項7に記載の発明は、前記半導体素子 (T11)の第2の主電極が所定値以下に低下したと き、第2の比較器(CMP12)の出力を強制的にHレ ベルにするために、前記第1の比較器(CMP11)の プラス入力端子と前記第1のスイッチング手段の第1の 主電極側との間に第7の抵抗(R27)を挿入し、前記 第1の比較器(CMP11)のプラス入力端子と前記半 50 導体素子(T11)の第2の主電極側との間に第2のダ (5)

20

R

イオード (D13)を第1の比較器 (CMP11)のプラス入力端子側がアノードとなるようにして接続し、前記第1の比較器 (CMP11)のマイナス入力端子と前記半導体素子 (T11)の第2の主電極側との間に第8の抵抗 (R28)を挿入し、前記第1の比較器 (CMP11)のマイナス入力端子と前記第2の比較器 (CMP12)のプラス入力端子との間に第3のダイオード (D12)を第2の比較器 (CMP12)のプラス入力端子との間に第3のダイオード (D12)を第2の比較器 (CMP12)のプラス入力端子側がアノードとなるように接続したことを特徴とする。【0014】請求項8に記載の発明は、前記半導体素子 10(T11)を起動したとき、起動後の所定時間 (で1)だけ、前記第2のスイッチング手段 (T13)をオンとして前記第1の増幅率で前記第1の電圧 (V15)を発生させ、前記負荷に正常な過渡電流が流れた場合においても、前記第1の電圧 (V15)が前記第2の電圧 (V

【0015】請求項9に記載の発明は、前記第1の電圧が第1の増幅率に設定されているときに、前記半導体素子(T11)に過電流が流れて前記第1の電圧が前記第2の電圧を超えた場合には、即時に前記半導体素子(T11)を遮断し、そのまま遮断状態を保持することを特徴とする。

14)を超えないようにすることを特徴とする。

【0016】請求項10に記載の発明は、前記第1の電圧(V15)が第1の増幅率に設定されているときに、所定の時間(で1)経過すると、前記第2のスイッチング手段(T13)がオフして第2の増幅率に変化し、この状態で第1の電圧(V15)が第2の電圧(V14)を上回ると再度、前記第2のスイッチング手段(T13)をオンさせて所定の時間(で1)、第1の増幅率の状態に戻し、この増幅率変更の操作を所定の回数(N1回)繰り返した後に、なお第1の電圧(V15)が第2の電圧(V14)を上回っている場合には、前記半導体素子(T11)を遮断状態に保持することを特徴とする。

## [0017]

【発明の実施の形態】以下、本発明の実施形態を、図面を参照しながら説明する。図1は、本発明の第1の実施形態に係る半導体素子の過電流検出・保護装置の構成を示す回路図、図2、図3は、第1の実施形態の動作原理を示す説明図である。まず、本実施形態の動作原理を、図2、図3を参照して説明する。

【0018】図2は、負荷に過電流が流れた際に、スイッチング用の半導体素子を遮断する原理を示す回路図である。図示のように、電源VBと負荷L1との間には、スイッチング用のパワートランジスタ(半導体素子)T1が介置されており、該パワートランジスタT11をオン、オフ動作させることにより、負荷L1への電源電圧の供給、停止を切り換えることができる。なお、パワートランジスタT11は、MOS-FET、IGBT等、各種の半導体素子を用いることができる。

【0019】また、電源VBのプラス側出力端と、パワートランジスタT11との間には、配線抵抗Rw、及び配線インダクタンス上が存在しており、配線抵抗RwとパワートランジスタT11との接続点p11(半導体素子の第1の主電極)は、抵抗R23(第1の抵抗)、トランジスタT12(第1のスイッチング手段;N型MOS-FET)、及び抵抗R25(第2の抵抗)を介して接地されている。即ち、設置電位レベルに接続されている。ことで、トランジスタT12の、抵抗R25、及び後述する抵抗R26(図3参照)で電圧増幅手段が構成される。

【0020】トランジスタT12と抵抗R25との接続 点p15は、コンパレータCMP12(第2の比較器) のマイナス側(反転側)入力端子に接続されている。更 に、抵抗R23とトランジスタT12との接続点は、コ ンパレータCMP11(第1の比較器)のプラス側(非 反転側)入力端子(点p13)に接続され、該コンパレ ータCMP11の出力端は、抵抗R29を介してトラン ジスタT12のゲート(制御端子)に接続されている。 【0021】パワートランジスタT11と負荷L1との 接続点p12は、コンパレータCMP11のマイナス側 入力端子に接続され、更に、該接続点p12は、抵抗R 24 (第4の抵抗)、R22 (第5の抵抗)を介して接 地されている。また、抵抗R22とR24との接続点p 14は、コンパレータCMP12のプラス側入力端子に 接続されている。該コンパレータCMP12の出力端 は、抵抗R31を介して電圧5ボルトの電源に接続され ている。また、パワートランジスタT11のゲートは、 抵抗R30を介してドライバ12に接続されている。 【0022】次に、図2に示す回路の動作について説明 する。まず、同図に示す各符号を下記のように設定す る。

【0023】 VB: 電源電圧

I :回路電流(過電流状態を含む)

Rw: 配線抵抗であり、回路電流が流れる回路抵抗(電源内部抵抗も含む)

からパワートランジスタT11の電源側端子と接地電位 40 レベル間の抵抗(Ron+負荷抵抗+配線抵抗)を差し引いたもの。

【0024】L:配線抵抗Rwに付随するインダクタンス(配線インダクタンス)

Ron: パワートランジスタT11のオン抵抗

V11:点p11の電圧値

V12:点p12の電圧値

V13:点p13の電圧値

V14:点p14の電圧値(第2の電圧)

V15:点p15の電圧値(第1の電圧)

50 (a I)回路電流の電圧変換と増幅

パワートランジスタTllがオンとなり、パワートラン ジスタT11に回路電流 | が流れると、V11-V12 (=Ron\*I)の電圧降下(第1の主電極と第2の主電 極との間に電流が流れることにより発生する電圧降下) が発生する。また、点p12の電圧V12がコンパレー タCMP11のマイナス側入力端子に供給され、且つ、 プラス入力端子には点 p 1 3 の電圧 V 1 3 が供給される ので、電圧V13が電圧V12よりも大きい場合には、 コンパレータCMP11の出力はHレベルとなる。

電圧が上昇し、抵抗R23、トランジスタT12、抵抗 R15で構成された直列回路を流れる電流が増加する。 よって、抵抗R23の電圧降下が増大し、電圧V13が米 \*減少するので、電圧V13は電圧V12に等しくなる。 【0026】また、電圧V13がV12より小さい場合 には、コンパレータCMP11の出力はLレベルにな り、トランジスタT12のゲート電圧が低下して、抵抗 R23を流れる電流が減少し、電圧V13は増加して電 圧V12に等しくなる。即ち、常に、V13=V12と なるように動作することがわかる。

【0027】ここで、抵抗R23、およびR25を流れ る電流は同一であるから、n=R25/R23とする 【0025】 これにより、トランジスタT12のゲート 10 と、点p15に発生する電圧V15は、以下の(1)式 で示すととができる。

[0028]

V15 = (V11 - V13) \*n = (V11 - V12) \*n = Ron\*[\*n] $\cdot \cdot \cdot (1)$ 

(6)

即ち、回路電流 1 は、パワートランジスタT 1 1 のオン 抵抗Ronにより電圧RRon\*Iに変換され、更にこの電 圧がn倍に増幅されて、抵抗R25の両端に発生する。 この電圧V15を第1の電圧とする。いま、抵抗R23 nは、n=31となる。

【0029】(aII)過電流の判定

パワートランジスタT11に過電流が流れたかどうかの 判定は、コンパレータCMP12により行われる。図2 に示すように、コンパレータCMP12のマイナス側入 力端子には回路電流 I に比例した大きさの電圧V 15が 入力され、プラス側端子には、電圧V12を抵抗R22※

※とR24で分圧した電圧V14 (第2の電圧)が入力さ れる。そして、第2の電圧V14が基準電圧であり、電 流値 I に伴って変化する第1の電圧V15が、第2の電 圧V14を上回ったかどうかにより、過電流であるかど を200Q、抵抗R25を6.2KQとすると、増幅率 20 うかを判定する。ここで、m=R22/(R24+R2 2) とすると、V14=m\*V12となる。

> 【0030】電圧V12は、電源電圧VB、配線抵抗R w. 配線インダクタンスL、パワートランジスタT11 のオン抵抗Ron、および回路電流Iを用いて、以下の (2) 式で示すことができる。

[0031]

V12 = VB - (Rw + Ron) \*I - L\*dI/dt $V14 = m * V12 = m * \{VB - (Rw + Ron) * I - L * d I / d t\}$  $\cdot \cdot \cdot (2)$ 

(2) 式から理解されるように、過電流発生の判定基準 となる電圧V14は一定値ではなく、回路電流しが大き くなるほど小さくなり、回路電流の増加速度が速くなる ほど小さくなる。以下これを、過電流判定基準電圧の圧 縮効果と称する。

【0032】そして、電圧V15 (第1の電圧) が電圧 V14(第2の電圧)を上回るとコンパレータCMP1 2の出力はLレベルに反転し、ドライバ12の出力は接 地レベルになり、パワートランジスタT11はオフとな る。

【0033】図2に示す回路で、パワートランジスタT 11がオフとなると、電圧V12が接地電位レベル(G ND)となり(半導体素子の第2の主電極の電圧が所定 値以下となり)、コンパレータCMP12のプラス側端 子(点p14)の電圧が略ゼロとなる。よって、コンパ レータCMP12の出力はLレベルとなる。この状態で はドライバ12が動作しないので(ドライバ12が動作 しないことについては後述する)、このままではパワー トランジスタT11を起動させることができない。従っ て、これを再起動させる必要があり、以下、この点につ 50 P11の2つの入力端子には、抵抗R27(第7の抵

いて説明する。

【0034】(aIII)パワートランジスタT11を起 動するための回路

図3は、図2に示した回路に、更に、オフ状態にあるバ ワートランジスタT11を起動させるための素子を付加 した回路図であり、トランジスタT13、ダイオードD 11~D13、抵抗R21、R26~R28が加えられ ている。

【0035】即ち、抵抗R25に対して並列となるよう 40 に、抵抗R26 (第3の抵抗) とトランジスタT13 (第2のスイッチング手段)とが設けられ、点p13と 点p12との間にダイオードD13(第2のダイオー ド)が設けられている。更に、点p14と抵抗R24と の間にダイオードD11 (第1のダイオード) が設けら れ、点pl4とコンパレータCMP11のマイナス側端 子との間にダイオードD12(第3のダイオード)が設 けられている。

【0036】また、抵抗R22と点p11との間に、抵 抗R21 (第6の抵抗)が設けられ、コンパレータCM

11

抗)、R28 (第8の抵抗)が設けられている。

【0037】そして、図3に示す回路の動作について説 明すると、パワートランジスタT11がオフのときに は、ダイオードD13によりコンパレータCMP11の プラス側端子の電圧V13は、負荷し1を経由して接地 電位レベルにクランプされる。

【0038】ことで、抵抗R27に対して負荷抵抗は小 さいから(後述するように、抵抗R27の抵抗値は15米 \* KΩに設定される)、電圧V13はダイオードD13の 順方向電圧降下分(約0.7ボルト)まで引き下げられ る。一方、コンパレータCMP11のマイナス側端子の 電圧は、ダイオードD11、D12、および抵抗R2 1、R28が存在することにより、電圧V12が接地電 圧レベルになっても、以下の(3)式で示す電圧以下に はならない。

[0039]

の動作について説明する。

(CMP11のマイナス側端子電圧)

= R22 (R28 \* VB + R21 \* Vd)

/(R21\*R22+R21\*R28+R22\*R28) -Vd

... (3)

ととで、Vdは各ダイオードの順方向電圧を表わす。ま た、(3)式において、R21=R22=R28=10  $K\Omega$ ,  $R24=2K\Omega$ , Vd=0. 7V, VB=12. 5 V とすると、(3)式の値は3.7ボルトとなる。

【0040】従って、パワートランジスタT11がオフ 状態で、負荷側端子電圧V12が接地電位レベルにある ときは、コンパレータCMP11のマイナス側端子の電 MP11の出力はLレベルとなる。このため、コンパレ ータCMP12のマイナス側端子の電圧V15は、接地 電位レベル近くまで低下する。

【0041】一方、コンパレータCMP12のプラス側 端子の電圧V14は上述の(3)式で示される電圧より も、ダイオード D 1 2 の順方向電圧降下分だけ高い電圧 となり、この回路例では約4.4ボルトとなる。このた め、コンパレータCMP12の出力はHレベルとなり、 起動可能な状態になる(後述するようにコンパレータC タT11は起動可能となる)。

【0042】 これは、パワートランジスタT11がオン 状態からオフ状態に遷移して、電圧V12が低下し、コ ンパレータCMP11のプラス側端子(点p13)の電 圧V13 (=V12+0.7V) が上記の(3)式で示 される電圧以下になると、パワートランジスタT11の 駆動信号が出力されているとき (後述する図1の、スイ ッチS♥11がオンのとき) は必ずパワートランジスタ T11はオン状態に復帰することを意味する。

【0043】 (a IV) 増幅率の変更

X:40

V14 = (V11\*R22\*R24)

+V12\*R21\*R22-Vd\*R21\*R22)

/(R21\*R22+R21\*R24+R22\*R24)···(4)

V11=12.5V、V2=12Vとすると、(4)式 ★ (5)、(6)式ように示される。 [0050] の値は9.9∨となる。

【0049】(4)式におけるV11、V12は、次の★

V11 = VB - Rw \* I - L\*dI/dt $\cdots$  (5)

 $V12 = VB - (Rw + Ron) * I - L*dI/dt \cdots (6)$ 

(4)式より、電圧V14は電圧V11、及び電圧V1

本実施形態では、電圧V12の係数R21\*R22が電 2の増加に伴って増加することが理解できる。そして、 50 EV11の係数R22\*R24より大きくなるように設

※また、本発明では、上述した(1)式で用いた増幅率n を2段階に変更することができるように構成している。 増幅率nを変更する目的は、回路電流 I の過電流を2段 階に設定するためである。詳しくは後述する。以下、と

【0044】図3に示す回路では、増幅率nを変化させ るために、抵抗R26とトランジスタT13との直列接 圧はプラス側端子の電圧より高くなり、コンパレータC 20 続回路を、抵抗R25に対して並列に配置している。C の構成でトランジスタT13をオンさせると、点p15 とグランドとの間の抵抗値は、該トランジスタT13が オフのときの抵抗値R25から合成抵抗値R25\*R2 6/(R25+R26)に変化して、抵抗値が小さくな

> 【0045】そのため、増幅率nはR25/R23か ち、R25\*R26/(R25+R26)/R23に変 化し、結果として増幅率nは小さくなる。

【0046】 ここで、トランジスタT13がオンのとき MP12の出力がHレベルのときに、パワートランジス 30 の増幅率を第1の増幅率(小さい値)、オフのときの増 幅率を第2の増幅率(大きい値)とする。また、抵抗R 26の値を調整することにより、第1の増幅率を任意の 値に設定することができる。

> 【0047】(aV)過電流判定基準電圧について 次に、過電流判定基準電圧について説明する。図3に示 す回路において、パワートランジスタT11がオンして いるときの過電流判定基準電圧V14は、次の(4)式 で示すととができる。

[0048]

(8)

13

定する。図3に示す回路例では、R21=10K $\Omega$ 、R 24=2KQであるから、電圧V12の係数は電圧V1 1の係数の5倍である。このため、過電流判定電圧V1 4は電圧V11より電圧V12の影響を強く受けること が分かる。

【0051】トランジスタT13がオフの状態、即ち、 第2の増幅率で第1の電圧(V15)を生成していると きは、電圧V15が(4)式に示した値を超えたとき に、過電流と判定される。上記回路例では第1の電圧が 9.9 Vを超えた場合に過電流と判定される。第1の電 10 圧が9.9 Vとなる回路電流値 I 1 1 は、Ron = 40 m Ωとすると、以下の(7)式で示される。

I 1 1 = V 1 4 \* R 2 3 / R 2 5 / Ron

[0052]

=9.  $9V * 200\Omega/6$ .  $2K\Omega/40m\Omega$ = 8 A• • • (7)

即ち、上記回路例で、第1の電圧V15が第2の増幅率 に設定されているときには、8 A を超える回路電流が流 れたときに過電流と判定される。

【0053】CCで、Rw=50mΩと仮定すると、 **\*20** 

I12 = V14 \* R23 \* (R25 + R26)

/(R25\*R26)/Ron

= 9.9V \* 200Ω \* (6.2KΩ + 1KΩ)

 $/(6.2K\Omega*1K\Omega)/40m\Omega$ 

 $\cdot \cdot \cdot (8)$ 

ことで、第1の増幅率で第1の電圧(V15)が生成さ れているときに、過電流と判定されるときは、回路電流 が急激に立ち上がる。上記回路例においては、L ≒ 2.  $5\mu$ H、dI/dt = 1.  $25A/\mu$ s としており、L \*d I/d t = 3. 1 Vとなる。電圧V 1 1、V 1 2 共 30 【0 0 5 7】 に、この逆起電力により押し下げられるので、m=9. ※

 $m*L*dI/dt=0.83*3.1V=2.57V \cdots (9)$ 

ととで、2.57Vは回路電流15Aに相当する電圧値 である。

【0058】配線抵抗Rwに回路電流が流れることによ り電圧V11、V12の双方を低下する。また、パワー トランジスタT11のオン抵抗Ronに回路電流が流れる ことにより、電圧V12のみが低下する。

4 (第2の電圧)は、電圧V12の影響がV11よりも 約5倍大きくなるように設定されているので、過電流と 判定される回路電流 [1は、おおよそ次の(10)式で 示される。

★【0059】また、上述したように、判定基準電圧V1

[0060]

9. 9V-2.57V-m\*11\*(Rw+Ron)

= 11 \* Ron\* (R25 \* R26) / (R25 + R26) / R23

上述の回路定数を用いて(10)式より11を計算する と、 11=29. 7 Aとなる。即ち、過電流判定基準電 圧(第2の電圧V14)に圧縮効果がなかった場合に比 べて、過電流判定値が57.5A-29.7A=27. 8 A引き下げられ、約48%判定基準電圧を圧縮してい る。との引き下げ分に対応する電圧が、第3の電圧であ

【0061】 これにより、デッドショートのように大過 電流が流れる可能性のある配線異常が発生した場合で

 $\cdot \cdot \cdot (10)$ 

も、早めにパワートランジスタT11 (半導体素子)を 遮断することができ、大きな過電流が流れて配線、及び パワートランジスタTllが破壊されることを防止でき ることが理解される。

【0062】次に、上記した内容に基づき、本実施形態 に係る過電流検出装置の基本的な考え方を(bl)~ (bVI) に示す。

【0063】(b1)パワートランジスタT11(半導 50 体素子)の両端に発生する電圧(電圧降下分)を増幅し

\*  $(Rw+Ron) * I = (50m\Omega+40m\Omega) *8A=$ 0.7 Vとなる。また、過電流と判定されているとき回 路電流は変化しないので、L\*dI/dt=0である。 即ち、第1の電圧(V15)が第2の増幅率(トランジ スタT13がオフの状態)で生成されているときの過電 流判定においては、判定基準電圧に圧縮効果(配線イン ダクタンスLによる基準電圧V14の低下) はほとんど 発生しない。このときの過電流判定精度はパワートラン ジスタT11のオン抵抗Ronの精度で決定される。

14

【0054】(aVI)過電流判定基準電圧の圧縮効果 第1の増幅率(即ち、トランジスタT13がオンとされ ているときの増幅率)で第1の電圧(V15)が生成さ れているときに、過電流と判定された場合には、判定基 準電圧に圧縮効果が発生する。

【0055】上記回路例において、仮に判定基準電圧が 圧縮されず、V4=9、9Vのままであったとすると、 このとき過電流と判定される回路電流 I 1 2 は、以下の (8) 式で示される。

[0056]

※9V/12V=0.83とすると回路インダクタンスし による判定基準電圧の圧縮量(回路電流の増加速度に応 じた第2の電圧V14の減少分)は、以下の(9)式で 示される。

= 57.5A

40

た第1の電圧(V15)と、パワートランジスタT11 の負荷側端子と接地レベル (GND) 間の電圧 (V1 2)を一定割合で分圧した第2の電圧(V14)とを比 較し、第1の電圧V15が第2の電圧V14を上回った 場合には、過電流と判定してパワートランジスタT11 を遮断する。

【0064】(bII)パワートランジスタT11の起動 直後は負荷L1に正常な過渡電流(突入電流)が流れる ととがあるので、起動後一定期間 (τ1) だけ、第1の 電圧V15の増幅率を低い値に設定して、正常な過渡電 10 流を過電流と判定しないようする。このときの増幅率が 第1の増幅率である。

【0065】(bIII)起動後、時間 τ 1 が経過する と、第1の電圧V15の増幅率が第2の増幅率に変更さ れる。第2の増幅率は、第1の増幅率より大きい。

【0066】また、正常な過渡電流が継続する時間は負 荷によって異なるので、時間で1を数回だけ延長する操 作を加える。時間で1が経過して第2の増幅率になった とき、未だ過渡電流状態が残っていて過電流と判定され オンとする。その後時間 r 1 だけ、第1の電圧V 15を 第1の増幅率に戻す(1回目の延長)。第1の増幅率に 戻す操作を所定の回数(N1回)行い、その後(N1回 目の延長後) 第2の増幅率としたとき、なお過電流と判 定された場合には、その時点でパワートランジスタT1 1を遮断し、遮断状態を保持する。即ち、過渡電流がτ 1\*N1時間内に治まれば、過電流と判定しない。これ により、電源起動時に発生する突入電流により、回路が 遮断することを防止することができる。

【0067】(bIV)負荷に正常な電流が流れていると きに、パワートランジスタT11と負荷し1との間で配 線異常が発生し、過電流が流れたとする。このときの回 路電流が、第2の増幅率で判定すると過電流となり、第 1の増幅率で判定すると正常電流となる場合(即ち、レ アショートの場合)には、(τ1\*N1)時間後にパワ ートランジスタT11が遮断され、遮断状態が保持され る。との場合には、過電流判定時に回路電流がほとんど 変化しないので、配線インダクタンスLによる逆起電力 は発生せず、また、回路電流の値も比較的小さいので、 第2の電圧(V14)は電源電圧VBに依存し、過電流 に対してはほぼ固定した値となる(つまり、過電流判定 基準電圧の圧縮効果は発生しない)。

【0068】従って、第1の電圧V15の大小関係によ り過電流が判定される。第1の電圧V15は、パワート ランジスタT11のオン抵抗Ronの増加に伴って増加す るので、過電流の判定精度はオン抵抗Ronの変動による 影響を受ける。一般に、パワートランジスタ等の半導体 素子のオン抵抗は素子毎にばらつき、また温度により変 化するので、オン抵抗Ronを用いる方法では正常電流の 3~4倍以上の回路電流でないと確実に過電流と判定す 50 るのは難しい。

【0069】(bV)回路電流が第1の増幅率に設定さ れているときに、過電流と判定された場合はパワートラ ンジスタT11を連続的に(τ1時間待つことなく)オ フ、オン動作させる。そして、所定の回数(N1回)過 電流と判定された場合には、パワートランジスタT11 を遮断し、遮断状態に保持する。とのケースでは1回の 過電流判定で即時にパワートランジスタT11を遮断状 態に保持する方法も採用可能である(第2の実施形態で 説明する)。第1の増幅率で過電流となった場合は正常 状態からの隔たりが大きいので、1回の判定で過電流と 判定しても誤判定の可能性は少ない。

【0070】(bvI)過電流が流れる回路には配線等に よるインダクタンスしがあるため、電流値が急増すると 判定基準となる第2の電圧(V14)は、配線インダク タンスしに発生する逆起電力により圧縮される。配線短 絡抵抗が小さくなればなるほど過電流の立ち上がりは速 くなり、第2の電圧V14の圧縮度合いは増すことにな る。また、大きな回路電流が流れると配線抵抗Rw及び ると、パワートランジスタT11を一旦オフし、即時に 20 パワートランジスタT11のオン抵抗Ronによっても第 2の電圧V14は圧縮される。 これらの圧縮効果により 回路電流の大きい領域では過電流と判定する電流値が収 敛してくる。

> 【0071】即ち、短絡抵抗が比較的大きい場合(レア ショートの場合) にて確実に過電流判定を行うと同時 に、デッドショートのように短絡抵抗が小さい場合でも 大きな過電流が流れることを防止することが可能とな る。とれは過電流保護としては理想的な特性である。圧 縮効果によりパワートランジスタT11(半導体素子) のオン抵抗Ronの変動があっても確実に過電流の検出お よび保護が可能となる。

> 【0072】以上の述べたように、正常電流の3~4倍 の過電流(レアショート時の過電流)から、デッドショ ートに至るまで、過電流の確実な検出と配線および半導 体素子の保護が可能となる。

> 【0073】以下、具体的な装置例について説明する。 図1は、本発明の第1の実施形態に係る過電流検出装置 11、及びその周辺機器の構成を示す回路図である。過 電流検出装置11は、図2,図3に示した動作原理によ り動作するものである。まず、構成を説明する。

> 【0074】該過電流検出装置11は、パワートランジ スタT11をオン、オフ操作することにより、負荷L1 へ電源電圧VBの供給、停止を切り換える構成を有する 回路の、回路電流が過電流となったときに、即時のこれ を検出し、更には、過電流の大きさに応じて回路を遮断 することにより、パワートランジスタT11及び該パワ ートランジスタT11と電源VBとを接続する電線を保 護する。

> 【0075】図1に示す過電流検出装置11は、負荷L 1への電源投入用のスイッチSW11がオンとされたと

17

きに発生する電圧のチャタリングを防止するチャタリング防止回路16と、該チャタリング防止回路16の出力側に接続されるアンド回路AND11, AND12と、ラッチDF11と、チャージポンプ13と、タイマ14と、バルスカウンタ15と、を具備している。また、スイッチSW11とグランドとの間には、抵抗R32が設置されている。

【0076】タイマ14は、20ms(τ1)タイマ部と、200msタイマ部とを有している。パルスカウンタ15は、カウント値を所定回数(N1回)に設定する 10 ことができ、カウント値が該所定回数に達したときに、ラッチDF11をオフとする信号を出力する。本実施形態では、カウント値を4回に設定している。また、その他の構成要素は、図3に示した回路と同様であるので、その構成説明を省略する。

【0077】次に、第1の実施形態に係る過電流検出装置11の作用について説明する。まず、電源投入時の動作について説明する。図1に示すスイッチSW11がオフとされているときには、ラッチDF11の出力はHレベルとなっており、また、上述したようにコンパレータ 20 CMP12の出力はHレベルとなっている。

【0078】この状態で、スイッチSW11をオンとすると、2つのアンド回路AND1、AND2の出力がHレベルとなり、ドライバ12よりHレベルの信号が出力される。これにより、パワートランジスタT11がオンとなる。

【0079】また、アンド回路AND12の出力がHレベルとなるので、タイマ14の20msタイマ部が作動し、20ms(時間τ1)間だけトランジスタT13に駆動信号が出力される。

【0080】パワートランジスタT11がオンとなると、該パワートランジスタT11を介して電源電圧VBが負荷L1に供給される。この際、負荷L1には、電源投入時の突入電流が流れる。また、トランジスタT13は駆動信号によりオン状態となっているので、点p15における第2の電圧V15は、第1の増幅率(小さい値)に設定される。よって、たとえ突入電流が流れた場合でも、増幅率が小さいことにより、該第2の電圧V15は、低い値に抑えられ、基準電圧(第2の電圧V14を上回らない。その結果、コンパレータCMP12の出力はHレベルとなり、アンド回路AND12の出力がHレベルに保持され、パワートランジスタT11のオン状態を継続する。

【0081】その後、20msの時間が経過すると、タイマ14の動作により、トランジスタT13のゲートに供給されている駆動信号が停止されるので、点p15の電圧V15は、第2の増幅率(第1の増幅率よりも大きい値)に切り換えられる。これにより、電圧V15は上昇する。このとき、電圧V15が第2の電圧V14を超えなければ、CMP12の出力はHレベルに保持され、

パワートランジスタT11はオンを続ける。もし、電圧 V15が第2の電圧V14を上回れば、コンパレータC MP12の出力はLレベルに切り換えられ、アンド回路 AND12の出力がLレベルとなり、ドライバ12から の駆動信号が停止され、パワートランジスタT11はオ フとなる。

【0082】パワートランジスタT11がオフとなると、前述したように、ダイオードD13により点p13の電圧V13が約0.7Vにクランプされる。また、点p12における電圧V12は接地レベルとなるが、前述した(3)式に示したように、コンパレータCMP11のマイナス側入力端子に発生する電圧は、3.7V以下にはならない。よって、パワートランジスタT11がオフとなると、コンパレータCMP11の出力はLレベルとなる。

【0083】 これにより、点p15における第1の電圧 V15は、接地レベル近くまで低下する。よって、第1の電圧 V15は、第2の電圧 V14よりも小さくなり、コンパレータ CMP12の出力は再び Hレベルに切り換えられる。その結果、ドライバ12が作動して、パワートランジスタ T11がオンとされ、更に、タイマ14の20msタイマ部が作動する。これにより、再度20ms間だけ、トランジスタ T13がオンとなる。

【0084】そして、上記の動作(20msオンとなった後オフする動作)が4回(N1回)繰り返されると、パルスカウンタ15の動作により、ラッチDF11をオフとする。従って、電源投入時には、20msが4回繰り返されるまでは、回路に突入電流が流れた場合でも、パワートランジスタT11のオン状態を維持することができる。なお、時間20ms、及び繰り返しの回数4回は、適宜変更することができるので、通常時に流れる突入電流の発生時間に応じて好適な数値に設定することが望ましい。

【0085】次に、回路にレアショート(通常電流の数倍程度の軽微な短絡事故等)が発生した場合について説明すると、レアショートが発生した場合には、上記の突入電流程度の電流が長時間に亘って流れ続ける。従って、20msが4回繰り返された場合でも、なお、過電流が流れ続ける。この場合には、上記したようにラッチDF11がオフとなるので、パワートランジスタT11は再起動しない。つまり、レアショートが発生したときには、80ms(20ms\*4回)の時間が経過してもなお継続された場合に、パワートランジスタT11が遮断され、回路を保護する。

【0086】なお、タイマ14の、200msタイマ部の動作により、パルスカウンタ15が200ms間アンド回路AND12の立ち上がり(Hレベルへの切り替わり)を検出しなかった場合には、該パルスカウンタ15のカウント値をリセットする。

io 【0087】図5は、スイッチSW11をオンとしたと

30

19

きの、電圧V12 (曲線s1)、V14 (曲線s2)、 V15(曲線s3)、及びパワートランジスタT11に 流れる電流I(曲線s4)の変化の様子を示す特性図で

【0088】同図に示す時刻t0にてスイッチSW11 をオンとすると、パワートランジスタT11、及び負荷 L1に過渡電流(突入電流)が流れる。このとき、トラ ンジスタT13がオンとされ、電圧V15は、第1の増 幅率とされているので、電圧V15(曲線 s 3)は、電 圧V14(曲線s2)を上回らない。また、スイッチS W11を投入してから20mgが経過すると、電圧V1 5が第2の増幅率とされるので、図5に示す時刻t1k て一旦電圧V15が電圧V14を上回るが、即時に戻さ れる。なお、図5において、時刻t0から20ms経過 後の時刻t1、及び更に20ms経過後のt2にて、一 旦曲線 s 3 (電圧V15) が曲線 s 2 (電圧V14) を 上回るが、瞬時に戻されるので、この変化は図示されて いない。

【0089】その後、時刻t3にて、第2の増幅率とさ れた電圧V15が、電圧V14よりも下回ると、コンパ 20 レータCMP12はLレベルに切り換えられないので、 そのままパワートランジスタT11のオン状態が継続さ れる。即ち、電源投入時に発生する突入電流により、バ ワートランジスタT11が遮断されることはなく、通常 動作を継続することができる。

【0090】次に、回路にデッドショートが発生した場 合について説明する。電源VBとグランドが直接短絡し た場合のように、極めて大きい過電流が発生した場合に は、回路に流れる電流値が急激に変化するので、配線イ ンダクタンスしの影響を受ける。即ち、前述したよう に、判定基準電圧の圧縮効果が生じ、第2の電圧V14 の値が低下する。

【0091】また、過電流の発生により、点p15にお ける電圧V15が上昇するので、コンパレータCMP1 2の出力がLレベルとなり、パワートランジスタT11 をオフとする。これと同時に、コンパレータCMP11 の出力が反転してLレベルとなり、その後、再度パワー トランジスタT11がオンとなるので、トランジスタT 13がオンとなり、電圧V15は低い値(第1の増幅率 で増幅された電圧)となる。

【0092】しかし、前述の圧縮効果により、電圧V1 4が低下しており、また、回路電流が過大であるので、 電圧V15の方が電圧V14よりも大きくなる。 つま り、トランジスタT13をオンとして電圧増幅率を低下 させたにも関わらず、電圧V15は電圧V14よりも小 さくならない。よって、パルスカウンタ15は、瞬時に (20ms待つととなく) 4回のカウント値を計測し て、ラッチDF11をオフとし、パワートランジスタT 11をオフとする。こうして、デッドショート発生時に は、パワートランジスタT11を瞬時的にオフとし、回 50 号「A」は、配線インダクタンスLの逆起電力により発

路を保護することができるのである。

【0093】とのようにして、本実施形態に係る過電流 検出装置11では、レアショート発生時には、暫く過電 流が継続された後に回路を遮断し、デッドショート発生 時には、回路電流Ⅰの増加、及び回路電流Ⅰの増加速度 の増大に起因して生じる基準電圧の圧縮効果を利用し て、回路を瞬時に遮断している。従って、回路を確実に 保護することができる。

【0094】また、基準電圧が圧縮されるので、パワー トランジスタT11のオン抵抗R onにバラツキがある場 合でも、これに影響されることなく、確実且つ即時に回 路を遮断することができる。

【0095】更に、電源投入時には、80ms (20m s \* 4回(τ1\*N1回))だけ、第1の電圧V15の 増幅率が低い値に設定されるので、通常の突入電流が発 生した場合においても、該突入電流によりパワートラン ジスタT11がオフするというトラブルの発生を回避す ることができる。

【0096】次に、本発明の第2の実施形態について説 明する。図4は、第2の実施形態に係る過電流検出器2 1及びその周辺機器の構成を示す回路図である。そし て、本実施形態では、図1に示した第1の実施形態の回 路と比較し、インバータ回路NOT11、アンド回路A ND13、及びオア回路11が追加して配設されてい る。その他の構成は、図1に示した回路と同様である。 【0097】本実施形態では、コンパレータCMP12 の出力がLレベルであり、且つタイマ14の20msタ イマ部が動作しているときには、ラッチDF11をオフ とし、強制的にパワートランジスタT11をオフするよ うに動作する。即ち、コンパレータCMP12の出力が Lレベルで、且つ、20msタイマ部が作動していると いうことは、回路にデッドショート時の電流が流れたと いうことであるから、パルスカウンタ15により、4回 カウントせずに、即時にパワートランジスタT11をオ フとして回路を保護する。これにより、第1の実施形態 と比較し、デッドショート発生時には、より早く回路を 遮断し、回路を保護することができる。

【0098】図6は、図4に示す過電流検出・保護装置 21を用いた場合で、21♥のランプバルブを2個並列 40 点灯しているとき、時刻 t 10 にてデッドショート(負 荷と電源が直接短絡するような大規模な短絡事故)が発 生した際の、電圧V12(曲線s11)、V14(曲線 s 1 2 ) 、 V 1 5 (曲線 s 1 3) 、 及びパワートランジ スタT11に流れる電流 1 (曲線 s 1 4)の変化の様子 を示す特性図である。なお、図5に示した特性図と比較 して、横軸に示す時間の単位が [μs]である点で相違 している。

【0099】時刻 t 10にてデッドショートが発生する と、電圧V15が急激に増大する。また、同図に示す符

生する電圧分(請求項2に記載した第3の電圧)であり、該逆起電力により前述した電圧の圧縮効果が発生し、電圧V14が低下する。そして、時刻t11にて電圧V15が電圧V14を上回ると、コンパレータCMP12の出力がLレベルとなり、時刻t12でHレベルに復帰する。

【0100】その後、時刻 t 13で再度 L レベルとなり、ラッチ D F 11の出力が L レベルとなって、回路が遮断される。即ち、デッドショート発生時には、瞬時的に回路を遮断し、パワートランジスタ T 11を保護する 10 ことができる。

#### [0101]

【発明の効果】以上説明したように、本発明に係る半導体素子の過電流検出・保護装置では、半導体素子に電流が流れることにより発生する電圧降下を増幅して第1の電圧を生成し、これを基準電圧となる第2の電圧と比較し、第1の電圧が第2の電圧を上回ったときに、過電流と判定して半導体素子を遮断するので、半導体素子を損傷することなく、確実に回路を遮断することができる。

【0102】また、半導体素子に流れる電流が、急激に 20 変化した場合には、半導体素子と電源とを接続する配線が有するインダクタンスにより、逆起電力が発生し、該逆起電力により第2の電圧が減少し、更に、半導体素子に流れる電流が増大すると、これに起因してやはり第2の電圧が減少する。よって、デッドショートのような過度の短絡事故が発生した場合には、第1の電圧が上昇し、且つ第2の電圧が減少する方向に変化するので、第1の電圧が即時に第2の電圧を上回るように動作させることができ、デッドショート時において迅速に半導体素子を遮断することができる。 30

【0103】更に、第1の電圧は、第1の増幅率、及び第2の増幅率(第1の増幅率よりも大きい値)の2段階の増幅率で設定可能であり、第2の増幅率では過電流と判定され、且つ、第1の増幅率では過電流と判定されない場合のような軽度な過電流(レアショート)発生時に米

\*は、時間で1をN1回繰り返してもなお過電流が治まらない場合に、半導体素子を遮断させる。従って、レアショート時においても確実に、回路を遮断することができる。

【0104】また、電源投入時に突入電流が発生した場合には、時間 $\tau$ 1をN1回繰り返すまでの時間内に、該突入電流が治まるので、突入電流により半導体素子が遮断されるというトラブルを回避することができる。

#### 【図面の簡単な説明】

0 【図1】本発明の第1の実施形態に係る半導体素子の過電流検出・保護回路の構成を示す回路図である。

【図2】本発明の動作原理に係り、過電流発生時にパワートランジスタに流れる電流を遮断する回路図を示す。

【図3】本発明の動作原理に係り、電流遮断後、再度パワートランジスタを駆動させる回路図を示す。

【図4】本発明の第2の実施形態に係る半導体素子の過 電流検出・保護回路の構成を示す回路図である。

【図5】電源投入時の突入電流発生時における、各部位の電圧、及び電流の変化を示す特性図である。

20 【図6】デッドショート発生時における、各部位の電圧、及び電流の変化を示す特性図である。

### 【符号の説明】

11、21 過電流検出・保護装置

12 ドライバ

13 チャージポンプ

14 タイマ

15 パルスカウンタ

16 チャタリング防止回路

T11 パワートランジスタ(半導体素子)

30 T12 トランジスタ (第1のスイッチング手段)


T13 トランジスタ(第2のスイッチング手段) CMP11. CMP12 コンパレータ

L1 負荷


L 配線インダクタンス

Rw 配線抵抗


[図5]




【図6】




【図1】





# 【図4】



# フロントページの続き

(51)Int.Cl.'

識別記号

FΙ

テーマコード(参考)

H 0 2 H 7/20 H 0 3 K 17/687 H 0 2 H 7/20 H 0 3 K 17/687 F G

Fターム(参考) 2G035 AA13 AA16 AA17 AB02 AC01

AC02 AC16 AD03 AD04 AD10

AD23 AD27 AD29 AD44 AD49

5G004 AA04 AB02 BA03 BA04 DA04

DC04 DC07 EA01

5G053 AA01 BA01 BA04 CA01 DA01

EA03 EC03 FA05

53055 AX34 AX61 AX64 BX17 CX23

CX28 DX09 DX22 DX53 EX02

EX36 EY01 EY12 EY21 EZ00

EZ09 EZ10 EZ25 EZ31 EZ34

EZ55 FX05 FX08 FX18 FX38

CX01 CX06



(11)Publication number:

2002-353794

(43) Date of publication of application: 06.12.2002

(51)Int.CI.

H03K 17/08 G01R 19/165 H02H 3/08 H02H 3/087 H02H 7/00 H02H 7/20 H03K 17/687

(21)Application number: 2001-157750

(71)Applicant: YAZAKI CORP


(22)Date of filing:

25.05.2001

(72)Inventor: OSHIMA SHUNZO

(54) OVERCURRENT DETECTION/PROTECTION DEVICE FOR SEMICONDUCTOR ELEMENT (57)Abstract:

PROBLEM TO BE SOLVED: To provide an overcurrent detector that can be downsized at a low cost. SOLUTION: A power transistor(TR) T11 amplifies a voltage drop produced by flowing of a current through the TR T11 to generate a 1st voltage V15, and dividing a voltage at a power supply connection terminal of the power TR T11 generates a 2nd voltage V14. When it is found that the 1st voltage exceeds the 2nd voltage, it is found that an overcurrent takes place. In this case, the 2nd voltage V14 is decreasingly changed on the occurrence of an overcurrent due to an inductance of wires and an on-resistance Ron of the power TR T11, and the circuit is immediately interrupted on the occurrence of a dead short circuit, and the power TR T11 and the wire interconnecting the power TR T11 and a power supply can be protected.



### **LEGAL STATUS**

[Date of request for examination]

24.09.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appear against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office